イーソルトリニティが取り扱うモデルベースアーキテクチャ探索支援ツール「VisualSim」の開発元のMirabilis Design社が「Optimizing Chiplet architectures of RISC-V clusters, GPU and DNN using System-Level IP」と題し、ウェビナーを開催します。

高抽象度なモデルを使用してアーキテクチャの最適化を行うVisualSimシミュレータを利用することで、チップレットシステムの消費電力と性能トレードオフに対するアーキテクチャ設計の課題を解決することが可能です。

チップレットベースのSoCのアーキテクチャ設計を検討されている方におすすめのウェビナーです。ぜひご参加ください。

RISC-Vクラスタ、GPU、NPU、アクセラレータ、DNNなどの多様なコンポーネントを含むマルチダイSoCは、自動車、宇宙、産業用アプリケーションにおいて大きなメリットがあります。チップレットのSoCのアーキテクチャを検討するには、インターコネクトプロトコル、コヒーレント/ノンコヒーレント計算リソース、効率的なモデリング手法を十分に理解する必要があります。

本ウェビナーでは、UCIeを用いた迅速なモデリングとアーキテクチャのトレードオフ手法を紹介し、数週間以内にマルチダイSoCのシミュレーションを可能にします。UCIeのセットアップ、タスク・パーティショニング、コンピュート・リソースの分配、コンポーネント間のコヒーレンス共有について説明します。

さらに、ワークロード解析とアプリケーション・タスク・グラフが、特定の要件を満たすための設定の最適化、システムのボトルネックの特定、最適なパワー・パフォーマンス・エリア（PPA）バランスの達成にどのように役立つかを示します。また、様々な構成と割り当てを行った実際のハードウェア設計結果についてもご紹介します。

※本ウェビナーは英語で開催されます。

概要

 
※セミナー申込のためにお客様からご提供いただいた個人情報は、主催者、弊社を含むVisualSim製品の販売代理店に対して共有されます。共有された情報は、製品・サービスのお知らせ・PR、各種イベント・セミナー・キャンペーンのご案内に使用する場合があります。イーソルトリニティのプライバシーポリシー（個人情報保護方針）は下記URLよりご覧いただけます。
https://www.esol.co.jp/policy/privacy.html